

Zavod za elektroniku, mikroelektroniku,
računalne i inteligentne sustave

Arhitektura računala 2

Završni ispit

1. Na vanjsku sabirnicu računala s 16-bitnom adresnom i 8-bitnom podatkovnom sabirnicom spojena su tri memoriska modula. Na početku adresnog prostora smješten je memoriski ROM modul kapaciteta 16KiB. Kontinuirani adresni prostor neposredno nakon ROM-a zauzima memoriski RAM modul s priključcima A_0-A_{13} , D_0-D_7 , E , \overline{E} i R/\overline{W} . Ostatak adresnog prostora zauzeo je preostali RAM modul koji ima nepoznati broj adresnih priključaka te priključke D_0-D_7 , E , \overline{E} i R/\overline{W} . Zadaci:
 - (a) Odredite minimalan broj adresnih priključaka posljednjeg RAM modula, tako da se maksimalno iskoristi adresni prostor računala.
 - (b) Odredite kapacitet za oba RAM modula, te njihove raspone adresa.
 - (c) Prikažite shemu spajanja svih modula na vanjske sabirnice računala.
2. Predložite prijevod priloženog potprograma za arhitekturu MIPS pod pretpostavkom da se argumenti p , $p2$ i q prenose preko registara \$4, \$5 i \$6.

```
void memcpay(int *p, int *p2, int *q, int *r){  
    do{  
        *q=*p;  
        ++p;  
        ++q;  
    } while (p!=p2)  
}
```

Prikažite dvije verzije potprograma: jednu neoptimiranu te jednu optimiranu za procesor s jednostručnim izdavanjem.

3. Razmatramo procesor s dvorazinskom priručnim memorijom s izravnim preslikavanjem. Veličina linije za obje razine memorije je 16B. Veličina L1 memorije je 32B, dok je veličina L2 memorije 10KiB. Razmatramo određivanje ukupnog zbroja elemenata matrice 8×8 koja je deklarirana kao char $m[8][8]$, a inicijalno je smještena u priručnoj memoriji L2. Zadaci:
 - (a) Izračunajte omjer pogodaka i promašaja memorije L1 za slučaj kada iteriranje izvodimo prvo po stupcima a onda po retcima.
 - (b) Izračunajte omjer pogodaka i promašaja memorije L1 za slučaj kada iteriranje izvodimo prvo po retcima a onda po stupcima.

4. Računalo s virtualnim memorijskim sustavom sa straničenjem posjeduje potpuno asocijativni translacijski spremnik (TLB) veličine 4 elementa koji koristi algoritam zamjene LRU. Svaki element TLB-a može se opisati trojkom (zastavica valjanosti, broj virtualne stranice, broj fizičke stranice). Stranice su veličine 4KiB, a elementi stranične tablice mogu se prikazati kao parovi (zastavica valjanosti, broj fizičke stranice). Razmatramo situaciju neposredno po uključenju računala, pri čemu su TLB i stranična tablica „prazni“ (tj. svi elementi imaju bit valjanosti = 0). Računalo pristupa sljedećim virtualnim adresama (0x označava heksadekadsku vrijednost): 0x24EC, 0x78F4, 0x4AC0, 0xB5A6, 0x94DE, 0x410D, 0xBD60

Za svaki od navedenih pristupa odredite radi li se o (i) pogotku TLB; (ii) promašaju TLB i pogotku u straničnoj tablici, ili (iii) promašaju TLB i promašaju u straničnoj tablici. Odredite i prikažite konačni sadržaj TLB-a i relevantnog (korištenog) dijela stranične tablice. Pri tome prepostavite da se, prilikom pokušaja pristupa virtualnoj stranici koja još nije u fizičkoj memoriji, za odgovarajuću fizičku stranicu alocira prvi slobodni blok (najniže adrese), počevši od 0.

5. Prikažite izvođenje dretvi s priložene slike na superskalarnim procesorima koji izdaju do dvije instrukcije po taktu. Prepostavite da su protočne strukture specijalizirane te da se izmjena dretvi provodi prema kružnom prioritetu. Zadatak rješite pod sljedećim prepostavkama:

- (a) simultano višedretveni (SMT) procesor,
- (b) procesor s finozrnatom višedretvenostii,
- (c) procesor s grubozrnatom višedretvenostii.

1	2 2	3	4
	2		
1 1	2	3	4
			4 4
1	2 2	3 3	
	2	3	
			4

Slika uz zadatak 5.

(5) a) gruboznata

1

2 2

2

2

3

4

1 1

1

1

2 2

2

3

4

1 1

3

4

1

1

2 2

2

3

4

1 1

3 3

3

4

1

b) fino zrnata

1

2 2

3

4

1 1

2

3

4

1

1

2

3 3

4 4

1

2 2

3

4

1

1

2

3 3

4 4

1

1

2

3

4

1

1

2

3

4

c) SMT

1 2

3

4 1

2 3

1 4

3 2

4 4

1 2

3

2 4

3

1

2

3

4

1

1

2

3

4

1

1

2

3

4

1

1

2

3

4

1

1

2

3

4

1

1

2

3

4

1

1

2

3

4

1

1

2

3

4

1

② - neoptimirano:

```
lw    $t0, 0($4)    // t0 = p
lw    $t1, 0($15)   // t1 = p2
lw    $t2, 0($16)   // t2 = q
loop: lw    $t3, 0($t0)  // t3 = *p
nop
sw    $t3, 0($t2)   // q = t3
addi $t0, $t0, 4     // ++p
addi $t2, $t2, 4     // ++q
bne  $t0, $t1, loop // while (p != p2)
```

- optimirano:

```
lw    $t0, 0($4)
lw    $t1, 0($15)
lw    $t2, 0($16)
```

```
loop: lw    $t3, 0($t0)
      addi $t0, $t0, 4
      sw    $t3, 0($t2)
      addi $t2, $t2, 4
      bne  $t0, $t1, loop
```

(5) a) gruboznata

1
2 2
2
2
3
4
1 1
1
1
2 2
2
3
4
4 4
3 3
3
3
3 3
3
4

b) finoznata

1
2 2
3
4
1 1
2
3
4 4
1
2 2
3 3
4 4
1
2 2
3
4

c) SMT

1 2
3
4 1
2 3
1 4
3 2
4 4
1 2
3
2 4
3
1
2
2

$$\text{① ROM} - 16 \text{ KIB} \quad \text{Data} - 1 \text{ B} \quad \Rightarrow \text{ROM} = 2^{14} \text{ B}$$

$$\text{RAM}_1 - A_0 - A_{15}, D_0 - D_7, \overline{E}, \overline{E}, \text{RW} \Rightarrow 16 \text{ KIB} = 2^{14} \text{ B}$$

$$\text{RAM}_2 - D_0 - D_7, \overline{E}, \overline{E}, \text{RW}$$

$$16 \text{ B via } 2 \text{ address} \Rightarrow \text{memory size} = 2^{16} \text{ B}$$

$$\text{RAM}_2 = 2^{16} \text{ B} = 2 \cdot 2^{14} \text{ B} = 2^{16} \text{ B} - 2^{15} \text{ B} = 2^{15} \text{ B}$$

a) RAM₂ - 15 addressen freikommen


b) RAM₁ - 2¹⁴ B = 16 KIB

RAM₂ - 2¹⁵ B = 32 KIB

c) ROM 00

RAM₁ 01

RAM₂ 1X



(4) $4 \text{ KIB} \Rightarrow 2^{12} \text{B}$

TLB - 4 elements potpuno asocijatvno

1)	TLB	0	-	-	-
	0	-	-	-	-
	0	-	-	-	-
	0	-	-	-	-



ST

6)	OX 9406	TLB miss	PT miss
	9	5	(4)
	7	2	1
	1	3	(5)
	1	3	3
	B	5	(6)
			1
			2

(2) 1 5

(3) 1 4

2) OX 24EC TLB miss, PT miss.


1	2	1V	0
0	-	-	-
0	-	-	-
0	-	-	-



ST

3) OX 76F4 TLB miss, PT miss

1	2	1	1
1	7	2	2
0	-	-	-
0	-	-	-




ST

7) OX 410D TLB hit, PT hit

8) OX BD60 TLB hit, PT hit

4) OX 9AC0 TLB miss, PT miss


1	2	1	1
1	7	2	2
1	4	3	3
0	-	-	-



ST

5) OX B5A6 TLB miss, PT miss

1	2	1	1
1	7	2	2
1	4	3	3
1	B	4	4



ST

BRUNNEN